הקורס מורכב משלושה חלקים:

בחלק הראשון יובאו עקרונות פיזיקליים ומתימטיים של תקשורת אלקטרונית חוטית ואלחוטית ובהם: הגדרת המידע, אותות אלקטרוניים בתדר גבוה, רוחב סרט ורעש, התמרות וטורי פורייה במישור הזמן ובמישור התדר, דגימה ותורת המידע.

בחלק השני ייוצגו שיטות אפנון אנלוגיות עיקריות – אפנונים ליניאריים ואפנונים אקספוננציאליים והשוואה ביניהן בנוכחות רעש תרמי.

בחלק השלישי יובאו עקרונות ותכונות של ערוץ התקשורת האלחוטי - ההתפשטות גלים אלקטרומגנטיים, שרשרת שידור ושרשרת קליטה ותפקיד האנטנות.

מבוא למעגלים ואותות לוגיים: תאור התפתחות הטכנולוגיה.

הגדרות: אותות לוגיים, רמות לוגיות, משפחות לוגיות, מהפך בסיסי,

מתג אידיאלי ואופייני, אופיין תמסורת, חסינות לרעש, פיזור הספק סטטי ודינאמי.

התנהגות זמנית: זמני תגובה של שער, זמן עליה, זמן ירידה,

מכפלת השהייה-הספק כמדד ליעילות הטכנולוגית. חישוב מתחי הסף VIL ו VIH,

חישוב מתחי המוצא VOL ו VOL. חישוב Noise Margin.

מהפכי NMOS: חזרה על אופייני טרנזיסטור NMOS ו PMOS.

תחומי פעולה ונוסחאות זרם-מתח בתחומים השונים. אופיין טרנזיסטור MOS עם תעלה קצרה.

מהפך CMOS: ניתוח סטטי, מציאת ה VTC (אפיין תמסורת) של המהפך.

חישוב מתחי הסף VIL ו VIH. חישוב Noise Margin של מהפך CMOS.

מהפך CMOS: ניתוח דינאמי. חישוב זמני השהייה tPLH ו tPHL. חישוב זמני עליה וירידה tTLH ו tTHL.

חישוב הקיבול העצמי של שער CMOS. שרשרת של מהפכים. מאמץ לוגי -

אופטימיזציה של שרשרת מהפכים לקבלת זמן השהיה מינימאלי עבור עומס קיבולי נתון.

שערי CMOS סטטיים: שערי NAND ו NOR. מבנה כללי של שעריCMOS מורכבים ומרובי כניסות.

תכנון המעגלים המשלימים PUN ו PDN. מימוש פונקציות מורכבות. תכנון אופטימאלי של גדלי הטרנזיסטורי

להשוואת ההשהיה לזה של שער מהפך. שערי Pseudo NMOS כפתרון להקטנת שטח

סיליקון והקטנת קיבול. Logic Effort וחישובי הגדלים של הטרנזיסטורים לקבלת מינימום השהייה.

לוגיקת PTL וTG: מימוש שערים בעזרת PTL (pass transistor logic).

חישוב המתחים וההשהיות של NMOS ו PMOS בהולכת '1' ו '0'.

שילוב שני הטרנזיסטורים – TG (Transfer Gate). דוגמה לשערים עם מוצא Tri State (Hi-Z).

חישוב ההתנגדות השקולה של TG.

לוגיקה דינאמית: שערים דינאמיים מרובי כניסות. בעיית פיזור מטענים. בעיית שרשור שערים דינאמיים.

עבודה עם שעונים, לוגיקת דומינו Domino Logic. שיטת Logic NP. אוגרי הזזה דינאמיים.

שיטות יעילות לתכנון מונים עם PTL.

מעגלים רגנרטיביים: מימוש SR Latch כמעגל משוב חיובי, מצב MetaState.

שיטות למימוש latch עם שעון, מימוש D-FF, Master Slave FF.

מונים אוגרי הזזה ורגיסטרים בעיית Clock Skew. מפענחים ומקודדים. מימוש פונקציות

לוגיות מורכבות בעזרת PLA. מעגלי סנכרון בין שעונים – Synchronizer.

זיכרונות: מבנה תאי זיכרון ועקרונות של תאSRAM ו DRAM. שיטות לבניית ROM ,

טרנזיסטור עם שער צף ליצירת זיכרון E²PROM ו Flash. ארכיטקטורה של זיכרונות:

חלוקת הזיכרון לתתי בלוקים מימוש מפענחי זיכרון. מחזור הכתיבה והקריאה בזיכרון. מבנה מגברי חישה.

מחוללי תדר ומחוללי דפקים: עיקרון ה Schmitt-Trigger. בניית מחוללי תדר (מתנדים לא סינוסואידלים) בעזרת מעגלים כאלה.

שיטות שונות לבניית מעגלי חד-יציב ואל-יציב. יישום בעזרת מעגלי CMOS,

מגברי שרת ורכיבים ייעודיים משולבים כמו 555. דוגמה לתכנון שעון לתדר גבוה מיוצב גביש עבור מעגלי VLSI.

מבוא לממירי נתונים: ממיר ספרתי לאנלוגי (D/A) – מבנה, תכונות, עקרונות הפעולה.

ממיר אנלוגי לספרתי (A/D) – שיטות שונות למימוש, תכונות, עקרונות הפעולה וכושר הפרדה.

דוגמה לשימושים אינטגראליים במעבדים ספרתיים. חישוב יחס אות לרעש קוונטיזציה. בעיות אי אידיאליות של ממירים.

מתנד מבוקר מתח (VCO) וחוג נעול פאזה (PLL): עקרונות הפעולה ושיטות מימוש ב VLSI.

דוגמאות לשימושים ברכיבים שונים ויצירת סינתיסייזר תדרים למערכות תקשורת.

שערים המבוססים על טרנזיסטורים ביפולריים – ניספח ללמוד עצמי: זמני מיתוג של דיודה ושל טרנזיסטור ביפולרי.

דוגמא לסכמה של שער TTL (איננו בשימוש בתעשייה), ניתוח של מעגל ECL, תכונות, VTC.

דוגמא לשימוש בלוגיקת ECL ו CML במעגלים הדורשים זרם גבוה בתדר גבוה. ניתוח מעגלי BiCMOS.

הקורס מבוסס על 5 מפגשי חובה בנושא מדידת אנטנות והתפשטות גלים

ועל 5 מפגשי חובה בנושא טכניקות תקשורת ספרתיות (דגימה אפנון וקידוד).

במסגרת המעבדה נעשית הכרה עם ספקטרום אנלייזר ומתבצעים ניסויים בנושאים הבאים:

פירוק אותות מחזוריים להרמוניות, PLL אנלוגי וספרתי, מתנדים ומעגלי VCO, אפננים וגלאים AM ו-FM , מעגלי AGC, רעש במערכת תקשורת (הניסוי נעשה באמצעות תוכנת Simulink)